Verilog：「-1」と「- 1」が違うなんて・・・

ツールに慣れるための素振りとしてFPGAでLチカやったんです。

そしたら、LチカどころかL（数分）チカになってしまいまして。何度見直しても違いがわかりません。原因がこの行なのは間違いないのですが。

assign period_1sec = (counter_1sec == (`CYCLES_1SEC -1);

ただ、defineをやめて

assign period_1sec = (counter_1sec == (48000000);

と書くとちゃんと動きます。

assign period_1sec = (counter_1sec == (`CYCLES_1SEC);

でも大丈夫。

そこで「-1」になっていたところを念のため「-<スペース>1」に変えてみたら…動きました。

うーん、「-<スペース>1」は1減算として動くようです。

となると「-1」って、何？

…調べても出てこないので当面は放置、そのうち文法書でそれについての記述に出会うことだろう（遠い目

いやー…辛いわー（笑顔